降低PFC電磁干擾的其他措施

為了進一步降低電磁干擾,還需對電路做必要的改進,以滿足電源適配器的要求。

1.PFC拓撲結構的選擇

要實現高功率因數、高電源效率及緊湊的尺寸,建議設計中小功率PFC時采用高功率因數的單級式拓撲結構。傳統的兩級式拓撲結構(PFC升壓+DC/DC變換器)難以滿足要求。

單級式拓撲結構能省下PFC升壓變換器,減少元器件數量,降低系統總成本。采用單級式拓撲結構,系統也會受到一些影響,如無一次側高壓能量存儲,輸出電壓保持時間較短。另外,輸出紋波較高,必須采用更多的低壓輸出電容,使其對動態(tài)負載響應較慢。但這對LED照明應用并不構成問題,因為電源適配器一般對動態(tài)負載響應時間不做要求,而且即使輸出電流中包含紋波,人眼觀察到的只是平均電流通過LED時的光輸出。

2.切斷干擾的傳播途徑

(1)增加干擾源(如電機、繼電器)與PFC的距離,用地線把它們隔離或者給PFC加上屏蔽罩。

(2)電路板合理分區(qū),將強信號、弱信號、數字信號、模擬信號電路合理地分區(qū)域布置。

(3)功率器件的地線要單獨接地,以減小互相干擾。將功率器件盡可能布置在靠近印制板邊緣位置。

3.PFC的頻率抖動技術

所謂頻率抖動,就是控制開關頻率以某一低頻速率(例如250次/s)變化,即可將開關頻率∫限制在很窄的波段內抖動。由于開關頻率是在額定值f附近不斷變化的,它與固定頻率f的高次諧波干擾之間沒有相關性,因此利用頻率抖動信號能降低PFC的傳導噪聲。

設計大功率PFC時,可選用具有頻率抖動功能的開關電源IC,例如較大輸出功率為33wW的TOPSwitch-HX系列單片開關電源集成電路,其頻率抖動范圍是土5kHz(開關頻率為132kHz)或±2.5kHz(開關頻率為66kHz)。相比之下,TOPS witch-GX是士4kHz(開關頻率為132kHz)或士2kHz(開關頻率為66kHz)。增加頻率抖動范圍可減小電磁干擾,降低EMI濾波器的成本。

4.隔離技術

所謂隔離技術,是指將噪聲源與信號線相互隔離開的技術。在PFC中經常采用光耦合器來實現一次側與二次側的隔離。在對被傳輸的模擬信號進行隔離時,宜選用線性光耦合器,其電流傳輸比(CTR)接近于常數。此外,還經常用高頻變壓器隔離,繼電器隔離,布線隔離等技術

5.正確選擇接地點

功率因數校正器有5種地線:模擬地、數字地、功率地、交流地(接大地G)和屏蔽地。設計整機電路時應根據技術條件和實際情況來決定究竟是浮地還是接地,需要采用哪種地線,選擇單點接地還是多點接地。

6.元器件選擇

采用性能更好的EMI濾波器,可進一步降低電磁干擾。為降低元器件的噪聲應盡量采用金屬膜電阻和低噪聲的有源器件。為了減小溫度漂移,全部元器件需經過高、低溫老化處理。必要時,還可增加溫度補償電路。